This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

End of Result Set

Generate Collection Print

L1: Entry 1 of 1

File: JPAB

Dec 8, 1989

PUB-NO: JP401305573A

DOCUMENT-IDENTIFIER: JP 01305573 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: December 8, 1989

INVENTOR-INFORMATION:

NAME COUNTRY

IINO, YOSHIHISA

ASSIGNEE-INFORMATION:

NAME COUNTRY

NEW JAPAN RADIO CO LTD

APPL-NO: JP63136693 APPL-DATE: June 3, 1988

US-CL-CURRENT: 257/389; 257/409 INT-CL (IPC): H01L 29/78; H01L 27/08

ABSTRACT:

PURPOSE: To obtain narrowness and uniformity by constituting the drain and/or the source of a high pressure resistant circuit part out of a high concentration part and a low concentration part, and making a part positioned between the low

concentration part and the gate electrode thicker than the gate insulation film.

CONSTITUTION: In input/output circuit diagram A requiring high breakdown strength, a drain 1 and a source 2 are connected to electrodes 3 and 4, respectively, and these drains are constituted of high concentration parts 11 and 21 and low concentration parts 12 and 22 covering them from below, and their ends are extended up to below a gate electrode 5. As a gate insulation film positioned between both ends of the electrode 5 and the low concentration parts 12 and 22, the thickness of a gate oxide film 6 is thickened at parts 61 and 62 so as to improve breakdown strength. The thickness of the film 6 above a channel is made almost equal to the thickness of the gate oxide film 5' of a high integrated circuit part B, but the parts corresponding to both ends of the electrode 5 are made thick. Hereby, breakdown strength between the electrode 5 and the source 1 or the drain 2 is sharply improved by the actions of the low concentration parts 12 and 22 and the thickness of the film 6, and a high breakdown strength circuit part and a high integrated circuit part can be formed on the same substrate.

COPYRIGHT: (C) 1989, JPO&Japio

® 公 開 特 許 公 報 (A) 平1-305573

®Int.Cl.⁴

識別配号

庁内整理番号

43公開 平成1年(1989)12月8日

H 01 L 29/78 27/08 3 0 1 1 0 2

X-8422-5F C-7735-5F

審査請求 未請求 請求項の数 1 (全4頁)

⑤発明の名称 半導体装置

②特 願 昭63-136693

29出 願 昭63(1988)6月3日

個発明者 飯野

由 久

埼玉県上福岡市福岡2丁目1番1号 新日本無線株式会社

川越製作所内

⑪出 願 人 新日本無線株式会社

東京都港区虎ノ門1丁目22番14号

四代 理 人 弁理士 長尾 常明

明 細 1

1. 発明の名称

半導体装置

2. 特許請求の範囲

(1). チャンネル長が1.5 ~2.0 μπ 程度のMO SFETを複数有する高集積回路部と該高集積部のゲート絶縁膜厚と同程度の膜厚のゲート絶縁膜のMOSFETを具備する高耐圧回路部とを具備する半導体装置であって、

上配高耐圧回路部のドレイン及び/又はソースを、電極に接続される高濃度部と該高濃度部を下面から包んでチャンネル側に伸びる低濃度部とで構成し、上記ゲート絶縁膜の内の上記低濃度部とゲート電極の端部との間に位置する部分を上記ゲート絶縁膜の膜厚よりも厚くしたことを特徴とする半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、高集積回路部を作成する基板上に高 耐圧回路部を一体的に作成した半導体装置に関す る.

〔従来の技術〕

MOSFBTにおいては、通常動作の耐圧は最大電界強度を示すゲート電極とドレインとの間の接合の重なりの部分によって制限される。ここに発生する電圧の強度は、ゲート酸化膜厚によってて規定されるため、所望の高耐圧を実現しようとする場合には、高耐圧を必要としない部分で、充分な相互コンダクタンスが得られるようチャンネル幅を大きくとる必要があった。

(発明が解決しようとする課題)

従って、高耐圧構造をとる場合には高集積化は 困難乃至不可能とされており、高耐圧回路部は高 集積回路部は別基板に作成され、全く別ものとし て構成されていた。

本発明の目的は、高集積回路部と高耐圧回路部 とを同一基板上に作成することである。

(課題を解決するための手段)

本発明は、チャンネル長が1.5 ~2.0 μm 程度 のMOSFETを複数有する高集積回路部と該高

1

2

集積部のゲート絶縁膜厚と同程度の膜厚のゲート 絶縁膜のMOSPETを具備する高耐圧回路部と を具備する半導体装置であり、

上記高耐圧回路部のドレイン及び/又はソースを、電極に接続される高濃度部と該高濃度部を下面から包んでチャンネル側に伸びる低濃度部とで構成し、上記ゲート絶縁膜の内の上記低濃度部とゲート電極の端部との間に位置する部分を上記ゲート絶縁膜の膜厚よりも厚くして構成したことを特徴とする。

(実施例)

以下、本発明の実施例について説明する。第1 図はその高密度集積化と高耐圧化を実現したMO S半導体装置を示す図である。Aは高耐圧の要 される入出力回路部で、例えば内部昇圧による高 圧の発生する不揮発性メモリ回路や入出力の静電 破壊に対する保護回路等として構成される。Bは 高密度に集積される内部回路で、例えば集積度の 高い論理部を持つアナログ集積回路等として構成 される。

3

の端部に対応する部分を厚くしている。

従って、ゲート電極 5 とソース1、ドレイン2 との間の耐圧は、低濃度能 1 2、22 の作用及びゲート酸化膜 6 の部分 6 1、 6 2 の膜厚により大幅に向上し、例えば 30~40 v程度の耐圧を実現することができる。

なお、第1図において、7はシリコン基板、8は保護膜である。また、内部回路Bにおいては、 高耐圧構造を採らずに、従来同様に高密度集積化 のみを実現している。この内部回路部Bの、付き の符号は高耐圧回路部Aの、なしの符号と同等の 機能部分を示す。

第2図は第1図に示した半導体装置の製造方法の一部を示す図である。シリコン基板7上に選択的に分離用の熱酸化膜9を形成し同様に素子形成部にCVDによりSiO₂膜(酸化膜)10を形成して、それらの上面にポリシリコン膜11を形成する(第2図回)。そして、高耐圧回路部Aにゲート電極5が残るようにポリシリコン膜11をエッチング除去して、この後低濃度部12、22作成

MOSFETでは、ゲート絶縁膜を250 ~300 人の薄い膜厚で作成すれば、チャンネル長を1.5 ~2.0 μ m程度まで短かくして高密度集積化が可能である。ところが、ゲート絶縁膜を薄くすれば、 前述したように、ゲート電優とドレイン部との重なり部分の耐圧が低下する。

そこで、本実施例では、第1図に示すように、高耐圧の要求される入出力回路図Aにおいて、ドレイン1とソース2を、電極3、4に接続される高濃度部11、21と、その高濃度部11、21を下から包むように形成した低濃度部12、22とで構成し、その低濃度部12、22の縁部をゲート電極5の下側まで伸ばすようにした。また、これに加えて、ゲート電極5の両端部と当該低濃度部12、22との間に位置するゲート絶縁膜としてのゲート酸化膜6の部分61、62の膜厚を部分的に厚くして、この部分の耐圧を向上させた。

即ち、この実施例では、ゲート酸化膜6のチャンネル上での厚さを高集積回路部Bのゲート酸化腺5′と同等の厚さとしながらも、ゲート電極5

4

用の不純物をイオン注入する(第2図(b))。更に、これを酸化雰囲気中で熱処理してゲート端部の比較的厚い酸化膜63(前述の酸化膜61、62となる部分)を形成し、同時に低濃度部12、22を形成する(第2図(c))。これ以降は、通常のポリシリコンゲートMOSFBTの作成と同じ方法により、高耐圧回路部Aと高集積回路部Bを同時平行的に作成する。

なお、以上の実施例においては、ソース1、ドレイン2のいずれもゲート電極5に対して高耐圧 構造としたが、一方のみでも良いことは勿論であ

(発明の効果)

以上から本発明によれば、同一基板上に高耐圧 回路部と高集積回路部とを作成することができ、従来のように別基板に分ける必要がなくなるので、 実装面積の狭小化や特性の均一性を図ることができる。また、従来の高集積回路部の作成に若干の 前工程を加えるのみで高耐圧回路部を作成するため前処理を行うことができるので、製造が複雑と なることもない。

4. 図面の簡単な説明


第1図は本発明の一実施例の半導体装置の断面図、第2図(a)~(c)はその製造工程の一部の説明図である。

1 ··· ソース、2 ··· ドレイン、1 1、1 2 ··· 高複度部、1 2、2 2 ··· 低温度部、3、4 ··・ 電極、5 ··· ゲート電極、6 ··· ゲート酸化膜、6 1、6 2 ··· 肉厚の部分、7 ··· シリコン基板、8 ··· 保護膜、9 ··· 分離用の熱酸化膜、1 0 ··· 酸化膜、1 1 ··· ポリシリコン膜。

代理人 弁理士 長 尾 常 明

7

第 1 図



第 2 図

